Z1:第一华祖思机的架和算法

正文是针对性论文《The Z1: Architecture and Algorithms of Konrad Zuse’s
First Computer》的中文翻译,已征得原作者Raul
Rojas的兴。感谢Rojas教授的支撑以及援助,感谢在美留学的知音——锁以英语方面的点拨。本人英文与业内程度有限,不妥之远在还请求批评指正。

This is a translation of “The Z1: Architecture and Algorithms of Konrad
Zuse’s First Computer” with the permission of its author Raul
Rojas.
Many thanks for the kind support and help from Prof. Rojas. And thanks
to my friend Suo, who’s
currently in the US, for helping me with my English. The translation is
completed to the best of my knowledge and ability. Any comments or
suggestions would be greatly appreciated.


摘要

正文首次等让有了针对性Z1的综合介绍,它是由于德国发明家康拉德·祖思(Konrad
Zuse
)1936~1938年之间于柏林构筑的机械式计算机。文中对该处理器的首要结构零件、高层架构,及其零件之间的数目交互进行了描述。Z1可知就此浮点数进行四则运算。从穿孔带读入指令。一段先后由同样密密麻麻算术运算、内存读写、输入输出的一声令下构成。使用机械式内存存储数据。其指令集没有兑现规范分支。

虽说,Z1的架和祖思以1941年兑现的跟着电器计算机Z3十分相似,它们中还有在醒目的距离。Z1和Z3都由此平等多元之微指令实现各操作,但前者用的免是旋转式开关。Z1因此之凡数字增量器(digital
incrementer
)和千篇一律仿状态各,它们可变换成图被指数及尾数单元以及内存块的微指令。计算机里的次前进制零件有着立体的教条结构,微指令每次只要以12单层片(layer)中指定一个用到。在浮点数规格化方面,没有考虑尾数为零星的酷处理,直到Z3才弥补了当下或多或少。

文中的知识源自对祖思为Z1复制品(位于柏林德国技术博物馆)所绘的计划图、一些信件、笔记本中草图的仔细研究。尽管就台电脑于1989年展出至今(停运状态),始终未曾关于该系布局详细的、高界的论述可寻。本文填补了立无异于空手。

1 康拉德·祖思与Z1

德国发明家康拉德·祖思在19361938年期间建造了他的第一台计算机<sup>注1</sup>(19341935年里边举行过有小型机械线路的试)。在德国,祖思于视为计算机的大,尽管他以第二次世界大战期间建造的电脑在破坏于火灾后才为人所知。祖思的正规是夏洛腾堡工学院(Technische
Hochschule
Charlottenburg
)(现今之柏林工业大学)的土木。他的第一卖工作以亨舍尔公司(Henschel
Flugzeugwerke
),这家铺子刚由1933年初始修建军用飞机\[1\]。这号25东的稍后生,负责好生产飞机部件所急需的一样雅失误结构计算。而他于生时代,就既开始考虑机械化计算的可能性\[2\]。所以他于亨舍尔才干了几独月就辞职,建造机械计算机去矣,还初步了自己的商店,事实吗正是世界上率先下电脑公司。

注1:康拉德·祖思建造计算机的准确年表,来自于外自1946年3月打手记的有些本子。本子里记载着,V1建造于1936~1938年间。

在1936~1945年里边,祖思向停不下来,哪怕给简单糟糕短期地召去前线。每一样蹩脚还最终深受召回柏林,继续致力于亨舍尔与和谐店的工作。在马上九年里,他修建了今我们所知道的6玉计算机,分别是Z1、Z2、Z3、Z4,以及标准领域的S1和S2。后四令盘于第二次世界大战开始后。Z4凡是当世界大战结束前之几个月里建好的。祖思同开始让它的简称是V1、V2、V3、V4(取自实验模型或说原型(Versuchsmodell)的首字母)。战争结束以后,他将V改成了Z,原因大引人注目译者注。V1(也就是新兴底Z1)是件迷人的非官方科技:它是台全机械的处理器,却从没用齿轮表示十进制(前只世纪之巴贝奇这样干,正在举行霍尔瑞斯制表机的IBM也这样干),祖思要修之是千篇一律华都二前行制计算机。机器基于的部件里之所以小杆或金属板的直线走表示1,不动表示0(或者相反,因部件而异)。祖思开发了新星的教条逻辑门,并当外老人家家之会客室里做出第一贵原型。他在自传里提到了发明Z1及后续计算机背后的故事\[2\]

翻译注:祖思将V改成Z,是为着避免和韦纳·冯·布劳恩(Wernher von
Braun)研制的运载火箭的型号名相混淆。

Z1身也机械,却还是也是贵现代计算机:基于二进制,使用浮点型表示数据,并能拓展四虽说运算。从穿孔带读入程序(虽然尚未条件分支),计算结果可以写入(16配大小的)内存,也可于外存读出。机器周期在4Hz横。

Z1和1941年建成的Z3那个并行如,Z3的网布局在《Annals of the History of
Computing》中已经起叙\[3\]。然而,迄今仍无指向Z1高层架构细节及之阐发。最初那尊原型机毁于1943年之同等集市空袭。只幸存了有的机械部件的草图和照片。二十世纪80年间,康拉德·祖思于离退休多年自此,在西门子和另部分德国赞助商的帮之下,建造了千篇一律华完整的Z1复制品,今藏于柏林底技艺博物馆(如图1所显示)。有星星点点号称做工程的学生帮忙着他成就:那几年里,在德国欣费尔德的本身里,他均好一切图纸,精心绘制每一个(要于钢板上切割出的)机械部件,并亲身监工。Z1复活的第一模拟图张在1984绘制。1986年4月,祖思画了张时间表,预期会当1987年12月就机器的盖。1989年,机器移交给柏林博物馆的时,做了无数破运行与算术运算的以身作则。然而,Z1复成品和事先的原型机一样,从来都未足够可靠,无法在管人值守的情事下增长日子运作。甚至当揭幕仪式上就挂了,祖思花了几单月才修好。1995年祖思去世以后,这台机械就重新没有启动过。

图1:柏林Z1复产品一扫(来自[Konrad Zuse Internet
Archive](http://zuse-z1.zib.de/))。用户可以在机器周围转动视角,可以缩放。此虚拟展示基于成千上万张紧密排布的照片。

尽管我们发出矣柏林的Z1复制品,命运却第二糟同咱开始了玩笑。除了绘制Z1复制品的图片,祖思并不曾专业地拿有关其从头至尾的事无巨细描述写出来(他本意想付出当地的大学来写)。这事儿本是一对一必要之,因为拿复制品及1938年的Z1照片对照,前者明确地「现代化」了。80年份大精密的机械仪器使祖思得以在修建机器时,把钢板制成的层片排布得更为紧密。新Z1老鲜明比它的前身要稍得差不多。而且有没有发当逻辑与教条主义及以及前身一一对许为坏说,祖思有或接受了Z3及其余后续机器的涉,对复制品做了改进。在19841989年间所画的那套机械图纸中,光加法单元就出现了至少6种不同的设计方案,散布于58单、最终乃至12单机械层片之间注2。祖思没有留下详细的封皮记录,我们啊即莫名其妙。更不好之是,祖思既然第二蹩脚修建了Z1,却还是尚未留关于她综合性的逻辑描述。他就算像那些老牌的钟表匠,只打出表的部件,不举行过多阐释——一流的钟表匠确实也非需了多之征。他那么片独学生只帮忙写了内存和穿孔带读取器的文档,已经是老天有眼\[4\]。柏林博物院之参观者只能看正在机器内部成千上万的部件惊叹。惊叹之衍就是干净,即使专业的微处理器科学家,也难设想这头机械怪物内部的劳作机理。机器就在此刻,但老丧气,只是尸体。

注2:你可以当咱们的网页「Konrad Zuse Internet
Archive」上找到Z1复制品的装有图纸。

贪图2:Z1之机械层片。在右侧可以瞥见八切片内存层片,左侧可以看见12片电脑层片。底下的同一堆放杆子,用来拿钟周期传递及机械的每个角落。

也写就首论文,我们仔细研究了Z1的图形和祖思记事本里散的记,并当实地本着机械做了大量的体察。这么多年来,Z1复出品都尚未运行,因为内的钢板被按了。我们查阅了超越1100摆机器部件的放大图纸,以及15000页的记录簿内容(尽管中就发相同粗点有关Z1的信)。我只能看看同一段子计算机一部分周转的短视频(于多20年前录制)。慕尼黑之德意志博物馆珍藏了祖思论文里涌出的1079张图纸,柏林的技术博物馆虽然收藏了314布置。幸运的凡,一些图里带有着Z1中有的微指令的概念和时序,以及部分祖思一号一各类手写出来的例子。这些事例可能是祖思用以检验机器内部运算、发现bug的。这些信息似乎罗塞塔石碑,有了其,我们好将Z1的微指令和图表联系起来,和我们尽量了解的继电器计算机Z3(有方方面面线路信息\[5\])联系起来。Z3根据与Z1一样的高层架构,但仍存有的重点区别。

本文由浅入雅:首先,了解一下Z1的分块结构、机械部件的布局,以及祖思用到之一对机械门的例证。而继,进一步深刻Z1的核心器件:时钟控制的指数和尾数加法单元、内存、算术运算的微序列器。介绍了机械零件之间怎么相互作用,「三明治」式的钢板布局哪些组织测算。研究了就除法和输入输出的过程。最后简短总结了Z1的历史地位。

2 分块结构

Z1是平等贵时钟控制的机器。作为机械设备,其时钟被细分为4单支行周期,以机械部件在4独相垂直的大方向直达之移位来代表,如图3所显示(左侧「Cycling
unit」)。祖思以一律糟糕走称一蹩脚「衔接(engagement)」。他计划实现4Hz的钟周期,但柏林的复制品始终连1Hz(4衔接/秒)都跳不了。以立速度,一坏乘法运算而耗时20秒左右。

希冀3:根据1989年底仿制品,所得的Z1(1936~1938年)框图。原Z1的内存容量只发16许,而休是64配。穿孔带由35毫米电影胶卷制成。每一样项命令以8于特位编码。

Z1的群特性深受新兴底Z3所采用。以本的看法来拘禁,Z1(见图3)中极度要之改造而产生:

  • 根据完全的二进制架构实现内存和电脑。

  • 内存同电脑分离。在复制品中,机器大约一半是因为内存和穿孔带读取器构成。另一半由于计算机、I/O控制台和微控制单元构成。原Z1的内存容量是16字,复制品是64字。

  • 不过编程:从穿孔带读入8比特长的命令(其中2位表示操作码译者注、6个表示内存地址,或者为3员代表四则运算和I/O操作的操作码)。因此令就发8栽:四虽然运算、内存读写、从十进制面板读入数据、将结果寄存器里之情节展示到十前进制展板。

翻译注:应是依内存读写的操作码。

  • 内存和电脑中的中数据以浮点型表示。于是,处理器分为两只有:一部分甩卖指数,另一样有的处理尾数。位于二进制小数点后的尾数占16单比特。(规格化的浮点数)小数触及左边那位永远是1,不欲存。指数占7各项,以2的补数形式表示(-64~+63)。用额外的1独比特来囤积浮点数的标记位。所以,存储器中之字长为24号(16号尾数、7位指数、1位标志各类)。

  • 参数或结果为0的特有情形(规格化的尾数无法表示,它的首先号永远是1)由浮点型中特有的指数值来拍卖。这或多或少交了Z3才促成,Z1及其仿制品都没实现。因此,Z1及其仿制品都处理不了中间结果有0的景。祖思知道就同一短板,但他养至还爱接线的继电器计算机上失去化解。

  • CPU是微代码结构的:操作让诠释变成一多重微指令,一个机器周期同漫长微指令。微指令在算术逻辑单元(ALU)之间时有发生实际的数据流,ALU不歇地运转,每个周期且将点滴个输入寄存器里的数加相同全体。

  • 神奇之是,内存和电脑可以分别独立运行:只要穿孔带吃闹命令,内存就以通信接口写副或读取数据。处理器吧以在实施存取操作时于通信接口写副或读取。可以关闭内存而单单运行处理器,此时本来自内存的数据以变为0。也足以拉了微机而独自运行内存。祖思因要可单独调试机器的简单个组成部分。同时运行时,有同样根总是两者周期单元的轴将它们并起来。

Z1的任何改革和后来Z3遭受体现出的想法相似。Z1的指令集与Z3几乎如出一辙,但其毕竟不了平方根。Z1利用废弃之35毫米电影软片作为穿越孔带。

希冀3出示了Z1复制品的泛图。注意机器的少数单第一有:上半局部凡内存,下半部分是电脑。每部分还生夫自己的周期单元,每个周期越来越分为4单样子达成(由箭头标识)的机械移动。这些活动可以凭分布在算部件下之杠杆带动机器的其他部分。一软读入一漫长穿孔带上的吩咐。指令的持续时间各不相同。存取操作耗时一个周期,其他操作则需要多单周期。内存地址位于8位操作码的低6位比特中,允许程序员寻址64独地点。

如图3所示译者注,内存和计算机通过相互各单元中的休息存进行通信。在CPU中,尾数的里边表示扩到了20位:二迈入制小数接触前加少各类(以代表二上前制幂21和20),还有一定量各表示最低的次进制幂(2-17和2-18),旨在增进CPU中间结果的精度。处理器中20号的尾数可以表示21~2-18的次上前制幂。

翻译注:原文写的凡祈求1,我以为是笔者笔误,应为图3。

解码器从穿孔带读取器获得指令,判断好操作后开以需要控制内存单元以及处理器。(根据加载指令)将数从外存读到CPU区区独浮点数寄存器之一。再冲外一样长条加载指令将数从外存读到其它一个CPU寄存器中。这有限只寄存器在电脑里好相加、相减、相乘或相除。这好像操作既关乎尾数的相加,也论及指数的加减(用2的补码加法器)。乘除结果的符位由和解码器直接相接的「符号单元」处理。

戳穿带齐的输入指令会使机器停止,以便操作人员通过动机械面板上之4只十前行制位输入数据,同时通过一致完完全全小杆输入指数以及记。而后操作员可以重新开机器。输出指令也会见使机器停止,将结果寄存器中的情显示到十进制机械面板上,待操作员按下某清小杆,机器还运行。

贪图3面临的微序列器和指数尾数加法单元共同整合了Z1计算能力的基本。每项算术或I/O操作都受划分为多独「阶段(phases)」。而继微序列器开始计数,并在加法单元的12重叠机械部件中挑选相应层片上相当的微操作。

故而举例来说,穿孔带达太小之次第可以是这么的:1)
从地方1(即第1个CPU寄存器)加载数字;2)
从地方2(即第2单CPU寄存器)加载数字;3) 相加;4)
以十进制显示结果。这个次用允许操作员预先定义好同一垛运算,把Z1当做简单的教条计算器来用。当然,这等同雨后春笋运算可能助长得差不多:时可管内存当做存放常量和高中级结果的堆栈,编写自动化的文山会海运算(在新生之Z4计算机中,做数学计算的过孔带能闹些许米长)。

Z1的系布局可以为此如下的当代术语来总:这是平台可编程的通用浮点型冯·诺依曼机(处理器和内存分离),有着只念之表程序,和24各类、16许之蕴藏空间。可以收起4各项数的十前进制数(以及指数与标记)作为输入,然后用变为二进制。可以针对数码进行四则运算。二向前制浮点型结果可以转移回科学记数法表示的十前行制数,方便用户读取。指令中未含条件或无条件分支。也未曾对结果为0的老大处理。每条指令拆解为机械里「硬接线」的微指令。微序列器规划正在微指令的实行。在一个仅存的机器运行的视频中,它像一光机子。但她打的是数字。

3 机械部件的布局

柏林的Z1复制品布局好明晰。所有机械部件似乎都盖周的章程布放。我们先前提过,对于电脑,祖思至少设计了6单版。但是要部件的对立位置一开始即规定了,大致能体现原Z1的机械布局。主要出星星点点单部分:分别是的内存和电脑,由缝隙隔开(如图3所著)。事实上,它们各自设置于带动滚轮的台子上,可以扯开了进展调试。在档次方向及,可以更把机器细分为含有计算部件的及半部分和含有有并杠杆的下半部分。参观者只有弯腰向计算部件下头看才能够看Z1的「地下世界」。图4是统筹图里的一律张绘稿,展示了微机中一些计算和一起的层片。请看那么12重叠计算部件与下侧区域之3层杠杆。要懂那些绘稿是发差不多麻烦,这张图就是独绝对好的例子。上面尽管有为数不少有关各国部件尺寸的细节,但几乎没那个力量方面的诠释。

贪图4:Z1(指数单元)计算和共同层片的设计图

希冀5凡是祖思画的Z1复制品俯视图,展示了逻辑部件的布,并标了每个区域之逻辑功能(这幅草图在20世纪90年间公开)。在上半部分,我们可以看3独存储仓。每个仓在一个层片上得以储存8个8比特长的配。一个仓有8只机械层片,所以总共会存64许。第一独存储仓(10a)用来抱指数以及记,后少个(10b、10c)存低16各项的尾数。用这样的比特分布存放指数及尾数,只需要构建3独意平等的8员存储仓,简化了教条结构。

内存和计算机之间来「缓存」,以同计算机(12abc)进行多少交互。不可知于穿孔带齐直接设常数。所有的数据,要么是因为用户从十迈入制输入面板(图右18)输入,要么是电脑自己竟得的中档结果。

祈求备受的所有单元都仅仅展示了最顶上的一样层。切记Z1可是建得犹如一垛机械「三明治」。每一个计算层片都和那个左右层片严格分离(每一样重叠都发金属的地板和天花板)。层间的通信凭借垂直的小杆实现,它们得以把运动传递及上层或生层去。画在表示计算层片的矩形之间的稍周就是这些小杆。矩形里那些小深一点底旋代表逻辑操作。我们好于每个圆圈里搜索见一个亚向前制门(纵贯层片,每个圆圈最多发生12单派别)。根据此图,我们得估算出Z1惨遭逻辑门的多寡。不是所有单元都平等大,也未是具有层片都满着机械部件。保守估计,共有6000只二进制零件构成的帮派。

图5:Z1示意图,展示了其机械结构的分区。

祖思在祈求5吃给机器的不同模块标上号。各模块的企图如下:

内存区域

  • 11a:6位内存地址的解码器
  • 11b:穿孔带读取器和操作码解码器
  • 10a:7位指数以及记的存储仓
  • 10b、10b:尾数小数部分的存储仓
  • 12abc:加载或存储操作下和电脑交互的接口

处理器区域

  • 16:控制和符号单元
  • 13:指数部分被有数独ALU寄存器的多路复用器
  • 14ab:ALU寄存器的多路复用器,乘除法的1比特双向移位器
  • 15a:指数的ALU
  • 15bc:规格化尾数的20员ALU(18员用于小数部分)
  • 17:微代码控制
  • 18:右侧是十进制输入面板,左侧是出口面板

不难想象这幅示意图中打高达及下的精打细算流程:数据由内存出来,进入两单可寻址的寄存器(我们叫F和G)。这简单只寄存器是挨区域13和14ab分布的。再把它们传给ALU(15abc)。结果回传给寄存器F或G(作为结果寄存器),或回传到内存。可以行使「反译」(从二进制转换为十进制)指令以结果显示为十进制。

脚我们来探视各个模块更多之底细,集中讨论要的算计部件。

4 机械门

清楚Z1机械结构的卓绝好方法,莫过于搞明白那几个祖思所用之老二向前制逻辑门的大概例子。表示十迈入制数的经典方式根本是旋钮表盘。把一个齿轮分为10独扇区——旋转齿轮可以从0数届9。而祖思早在1934年尽管决定以二进制系统(他进而莱布尼兹称之为「the
dyadic
system」)。在祖思的技艺被,一块平板有少数个职务(0或者1)。可以通过线性移动于一个态转移至其它一个态。逻辑门基于所设表示的较特值,将走于一块板传递至外一样片板。这同一结构是立体之:由堆叠的生硬组成,板间的活动通过垂直放置于机械直角处的圆柱形小杆或者说销钉实现。

我们来探视三种植基本门的事例:合取、析取、否定。其重大考虑可以产生强机械实现,而有创意而祖思总能够画出适应机器立体结构的特等方案。图6译者注展示了祖思口中之「基本门(elementary
gate
)」。「使动板(actor
plate
)」可以看成机器周期。这块板循环地自右侧为左再望后活动。上面一样片板含着一个数据位,起在决定作用。它产生1和0鲜单职位。贯穿板洞的小杆随着平板水平走(自身保障垂直)。如果上面的板处于0位置,使动板的移位就无法传递让给动板(actuated
plate
)(见图6谬误)。如果数量位处1职,使动板的走就好传递让受动板。这即是康拉德·祖思所谓的「机械继电器」,就是一个可以合机械「电流」的开关。该基本门以此将数据位拷贝到叫动板,这个数据位的位移方向改变了90渡过。

翻译注:原文「Fig. 5」应为笔误。

图6:基本门就是一个开关。如果数量位吗1,使动板和叫动板就成立连接。如果数据位为0,连接断开,使动板的活动就传递不了。

希冀7示了这种机械布局的俯视图。可以看出而动板上之洞口。绿色的控制板可以以圈(小杆)拉上拉下。当小杆处于能被如动板扯动的职务时,受动板(红色)才可以左右运动。每一样摆设机械俯视图右侧还画有相同的逻辑开关。数据位会起闭逻辑门,推拉使动板(如箭头所示)。祖思总是习惯将开关画在0位置,如图7所著。他习惯让让动板被设动板推动(图7右侧),而未是带来(图7荒谬)。至此,要构建一个非门就老大粗略了,只需要数位处0时闭合、1时断开的开关(如图7底部零星摆图所示)译者注

翻译注:相当给同图6的逻辑相反。

有矣机械继电器,现在好直接构建余下的逻辑操作了。图8据此抽象符号展示了机器中的必要线路。等效的机械装置应不难设想。

图7:几种植基本门,祖思于有了形而上学继电器之泛符号,把继电器画成了开关。习惯及,数据位老打在0位置。箭头指示在倒方向。使动板可以通往左拉(如图左)或为右边推(如图右)。机械继电器的启位置好是掩的(如图下零星帧图所示)。这种场面下,输出以及数码位反,继电器就是非门。

图8:一些由机械继电器构建的逻辑门。图中,最底部的是一个XOR,它可由包含两片被动板的教条继电器实现。等效的机械结构不难设计。

现谁还可构建友好之祖思机械计算机了。基础零部件就是机械继电器。可以设计还扑朔迷离的连天(比如含有两片给动板的跟着电器),只是相应的教条结构只能用平板同小杆构建。

构建平雅完整的电脑的要害难题是管持有部件相互连接起来。注意数据位的移位方向连接跟结果位的移动方向正交。每一样不好完整的逻辑操作都见面拿机械移动旋转90渡过。下一致不行逻辑操作而把移动旋转90度,以此类推。四帮派的晚,回到最初的倒方向。这就是为何祖思用东南西北作为周期单位。在一个机械周期内,可以运作4层逻辑计算。逻辑门既可是粗略而非门,也可复杂而含有两片给动板(如XOR)。Z1的钟表现吧,4次对接内得同样软加法:衔接IV加载参数,衔接I和II计算部分以及及进位,衔接III计算最终结果。

输入的数目位在有层及动,而结果的数额位传到了别层上去。意即,小杆可以于机械的层片之间上下传递比特。我们拿当加法线路倍受看到这或多或少。

至今,图5的内蕴就是重新增长了:各单元里之圆形正是祖思抽象符号里的圈子,并体现在逻辑门的状态。现在,我们可由机械层面提高,站在重复逻辑的可观探讨Z1。

Z1的内存

内存是眼前咱们本着Z1理解最透彻的片段。Schweier和Saupe曾受20世纪90年间对该发出过介绍\[4\]。Z4——康拉德·祖思给1945年成功的跟着电器计算机——使用了同种很接近之内存。Z4的电脑由电话就电器构建,但彼内存以是机械式的,与Z1相似。如今,Z4的机械式内存收藏为德意志博物馆。在平等称学生的帮下,我们当处理器中效仿真来了它的运转。

Z1中多少存储的主要概念,就是之所以垂直的销钉的星星点点单职位来代表比特。一个职表示0,另一个岗位表示1。下图显示了什么样通过在个别个职务之间来回动销钉来安装于特值。

图9:内存中的一个机械比特。销钉放置于0或1之岗位。可读博其位置。

图9(a)译者注来得了外存中的星星点点独比特。在步骤9(b)中,纵向的控制板带在销钉上转移。步骤9(c)中,两片横向的若动板中,下侧那块给销钉和控制板推动,上侧那片没叫推向。步骤9(d)中,比特位移回初始位置,而后控制板将它移到9(a)的职。从这样的内存中读取比特的长河具有破坏性。读取一个后,必须靠9(d)的回移还原比特。

翻译注:作者没有当祈求被标注abcd,左上为(a),右上呢(b),左下为(c),右下为(d)。另,这组插图有点抽象,我哉是瞄了遥遥无期才看明白,它是俯视图,黑色的微刚好方形是销钉,纵向的长方形是控制板,销钉在支配板上的矩形形洞里倒(两只岗位表示0和1),横向的个别片带尖齿的长方形是设动板。

透过解码6号地方,寻址字。3各类标识8单层片,另外3各项标识8独字。每一样层的解码线路是同一株典型的老三重叠就电器二前行制树,这和Z3中一致(只是树的层数不同)。

咱不再追究机械式内存的组织。更多细节而参见文献[4]。

Z1的加法单元

战后,康拉德·祖思以相同客文档里介绍过加法单元,但Z1复活受的加法单元以及之异。那份文档\[6\]遭到,使用OR、AND和恒等(NOT-XOR)逻辑门处理二进制位。而Z1复产品受,加法单元使用简单独XOR和一个AND。

眼前少步计算是:a) 待相加的简单独寄存器按位XOR,保存结果;b)
待相加的少只寄存器按位AND,保存结果。第三步就是是基于前少步计算进位。进位设好之后,最后一步就是是针对性进位和率先步XOR的结果进行按位XOR运算。

脚的事例展示了何等用上述手续完成两再三的二进制相加。

康拉德·祖思发明的电脑都使用了「预上位」。比起当每二进制位之间串行地传递进位,所有位上之进位可以一样步成功。上面的例证就是认证了马上等同进程。第一坏XOR产生不考虑进位情况下零星单寄存器之和的高中级结果。AND运算产生进位比特:进位要传播左边的比特上去,只要这个比特在眼前同步XOR运算结果是1,进位将延续于左传递。在演示中,AND运算产生的最低位上的进位造成了三不成进位,最后和率先坏XOR的结果进行XOR。XOR运算产生的同一列连续的1犹如机车,牵引着AND所出的进位,直到1的链断裂。

贪图10所著就是Z1复制品中的加法线路。图被显得了a杆和b杆这简单个比特的相加(假设a是寄存器Aa中之第i独比特,b是寄存器Ab中之第i单比特)。使用二迈入制门1、2、3、4连尽开展XOR和AND运算。AND运算作用为5,产生进位ui+1,与此同时,XOR运算用6闭合XOR的比特「链」,或为它保持断开。7是用XOR的结果传给上层之辅助门。8及9计算最终一步XOR,完成所有加法。

箭头标明了各部件的移动。4只样子还上阵了,意即,一不善加法运算,从操作数的加载到结果的变型,需要一整个周期。结果传递到e杆——寄存器Ae的第i个。

加法线路在加法区域之第1、2、3独层片(如后的图13所显示)。康拉德·祖思在从来不正式让过二前进制逻辑学培训之情状下,就整理出了先行进位,实在了不可。连第一华重型电子计算机ENIAC采用的还只是十进制累加器的串行进位。哈佛的Mark
I用了优先进位,但是十进制。

希冀10:Z3的加法单元。从左至右完成运算。首先按位AND和XOR(门1、2、3、4)。衔接II计算进位(门5和6)。衔接III的XOR收尾整个加法运算(门8和9)。

5 Z1的序列器

Z1中之各一样码操作都足以解释为同样多级微指令。其经过根据同样栽叫做「准则(criteria)」的表实现,如图11所显示,表格由成对停的108片金属板组成(在是我们只好看最顶上——即层片12——的一致对板。剩下的厕这点儿片板下面,合共12叠)。用10独比特编排表格中的章(金属板本身):

  • 比特Op0、Op1和Op2是命令的二进制操作码
  • 比特S0和S1是规范各,由机械的旁一些装置。举个例子,当S0=1经常,加法就换成了减法。
  • 比特Ph0、Ph1、Ph2、Ph3、Ph4用于对同样长指令中的微周期(或者说「阶段」)计数。比如,乘法运算消耗20单等级,于是Ph0~Ph4立马五个比特在运算过程中从0增长及19。

眼看10个比特意味着,理论及我们好定义多上1024种不同之尺码还是说情况。一久指令最多而占32个阶段。这10单比特(操作码、条件各、阶段)推动金属销(图11遇涂灰者),这些金属销hold住微控制板以防其弹到左手或右手(如图所示,每块板都连正在弹簧)。微控制板上遍布着不同的年,这些年纪决定在以时10绝望控制销的职务,是否可阻碍板的弹动。每块控制板都来只「地址」。当这10员控制比特指定了有块板的地方,它就是好弹到右手(针对图11受上侧的依样画葫芦)或左边(针对图11遭下侧的死心塌地)。

支配板弹到右会以到4只极各(A、B、C、D)。金属板根据对应准则切割,从而以下A、B、C、D不同的三结合。

鉴于这些板分布为机器的12只层片上,
激活一块控制板自然吧代表也下同样步之操作选好了对应的层片。指数单元中的微操作可以同尾数单元的微操作并行开始,毕竟有限片板可以又弹动:一块向左,一块向右侧。其实呢可以吃个别只不等层片上之板同时为右弹(右侧对应尾数控制),但机械及之受制限制了这样的「并行」。

希冀11:控制板。板上的岁根据Op2~Ph0这10个比较特所对应的金属销(灰色)的位置,hold住板。指定某个块板的「地址」,它便在弹簧的来意下弹到右手(针对上侧的依样画葫芦)或左边(针对下侧的刻板)。从12层板中指定一块板的又表示选出了推行下一样步操作的层片。齿状部分A、B、C或D可以剪,从而实现以遵循下微控制单元里的销钉后,只实行必要之操作。图备受,上侧的板已经弹到了右,并依照下了A、C、D三到底销钉。

为此控制Z1,就一定给调整金属板上的岁,以使它们得以响应具体的10比单纯结合,去意及左右侧的单元上。左侧控制在计算机的指数部分。右侧控制着尾数部分。选项A、B、C、D是互斥的,意即,微控制板只选取这(就是唯一非给按照下的死去活来)。

6 计算机的数据通路

图12形了Z1的浮点数处理器。处理器分别发同样修处理指数(图左)和一致条处理尾数(图右)的数据通路。浮点型寄存器F和G均由记录指数的7单比特和笔录尾数的17只比特构成。指数-尾数对(Af,Bf)是浮点寄存器F,(Ag,Bg)是浮点寄存器G。参数的标志由外部的一个标记单元处理。乘除结果的记在算前查获。加减结果的号在测算后得出。

俺们好于图12受观看寄存器F和G,以及它同电脑其他有的关系。ALU(算术逻辑单元)包含着简单单浮点寄存器:(Aa,Ba)和(Ab,Bb)。它们一直就是ALU的输入,用于加载数价值,还足以依据ALU的输出Ae和Be的总线反馈,保存迭代过程被之中游结果。

Z1中的数码总线使用「三态」模式,意即,诸多输入还好推动到均等根数据线(也是只机械部件)上。不欲「用电」把数据线以及输入分离开来,因为从也远非电。因在机械部件没有动(没有推动)就代表输入0,移动(推动)了不畏意味着输入1,部件之间不存冲突。如果来些许只部件同时为同一完完全全数据线上输入,唯一要的是保险它们能够根据机器周期按序执行(推动只在一个倾向上生效)。

祈求12:Z1中之微机数据通路。左半片段对应指数的ALU和寄存器,右半组成部分对应尾数的。可以以结果Ae和Be反馈给临时寄存器,可以对她进行得负值或活动操作。直接拿4较特长的十前行制数逐位(每一样各项占4比特)拷至寄存器Ba。而继对那进展十进制到二进制的变换。

程序员能接触到的寄存器只有(Af,Bf)和(Ag,Bg)。它们从不地方:加载指令第一独加载的寄存器是(Af,Bf),第二个加载的是(Ag,Bg)。加载了片单寄存器,就足以起算术运算了。(Af,Bf)同时还是算术运算的结果寄存器。(Ag,Bg)在同一不良算术运算之后方可隐式加载,并延续担当新一轮子算术运算的亚独参数。这种寄存器的使方案以及Z3相同。但Z3中少了(Ag,Bg)。其主寄存器和辅寄存器之间的协作比Z1重复扑朔迷离。

自电脑的数据通路可见,独立的寄存器Aa、Ab、Ba和Bb可以加载不同品种的数据:来自其它寄存器的值、常数(+1、-1、3、13)、其他寄存器的取负值、ALU反馈回来的价。可以对ALU的输出进行得负值或挪动操作。以表示同2n相乘的矩形框表示左移n位;以同2n相除表示右变n位。这些矩形框代表享有相应的动或求补逻辑的机械线路。举个例子,寄存器Ba和Bb相加之结果存于Be,可以对该展开多种转移:可以取反(-Be)、可以右变一要么少数个(Be/2、Be/4)、或可不当移一或者三位(2Be、8Be)。每一样种植转移都以组成ALU的教条层片中具备各自对应的层片。有效计算的系结果将盛传给寄存器Ba或Bb。具体是孰寄存器,由微控制器指定的、激活相应层片的小杆来指定。计算结果Be也得一直传至内存单元(图12并未写来相应总线)。

ALU在每个周期内还进展同样蹩脚加法。ALU算完后,擦除各寄存器Aa、Ab、Ba、Bb,可载入反馈值。

图13:处理器中个操作的分层式空间布局。Be的移位器位于左那无异堆上。加法单元分布在最为左边那三垛。Bf的移位器以及价值也10<sup>-16</sup>的第二迈入制数位于右侧那无异垛。计算结果通过右侧标Res的线传至内存。寄存器Bf和Bg从内存获得价值,作为第一单(Op1)和次只操作数(Op2)。

寄存器Ba有平等起特殊使命,就是以季各项十进制的勤易成二进制。十前进制数从机械面板输入,每一样个都变成为4单比特。把这些4比特的组合直接传进Ba(2-13的职位),将率先组4于就与10交互就,下一致组和是当中结果相加,再同10互就,以此类推。举个例子,假要我们想变8743之数,先输入8连趁以10。然后7同此结果相加,所得总数(87)乘以10。4复跟结果(870)相加,以此类推。如此实现了一样种将十迈入制输入转换为次前行制数的简要算法。在这同经过中,处理器的指数部分不断调整最终浮点结果的指数。(指数ALU中常常反复13对准应213,后文还有对十-次之进制转换算法的前述。)

贪图13还亮了电脑中,尾数部分数据通路各零件的空中分布。机器太左边的模块由分布于12只层片上的活动器构成。寄存器Bf和Bg(层片5和层片7)直接从右侧的内存获得多少。寄存器Be中的结果横穿层片8转头传至内存。寄存器Ba、Bb和Be靠垂直的小杆存储于特值(在上头就幅处理器的横截面图中只能望一个比特)。ALU分布于有限堆机械及。层片1以及层片2完成对Ba和Bb的AND运算和XOR运算。所得结果向右边传,右边负责好进位以及最后一步XOR运算,并拿结果存储于Be。结果Be可以回传、存进内存,也堪因祈求中的各国艺术展开运动,并基于要求回传给Ba或Bb。有些线路看起多余(比如用Be载入Ba有个别栽方法),但它是在供更多之选取。层片12白地拿Be载入Ba,层片9虽仅仅于指数Ae为0时才如此做。图被,标成绿色的矩形框表示空层片,不担当计算任务,任由机械部件穿堂而过。Bf和Bf’之间的矩形框包含了Bf做乘法运算时所待的移位器(处理常Bf中之比特从压低一各类开始逐位读入)。

图14:指数ALU和尾数ALU间的通信。

今昔你可以想象发生立即尊机器里之计流程了:数据由寄存器F和G流入机器,填入寄存器A和B。执行同一不成加法或一致多元之加减(以实现乘除)运算。在A和B中不止迭代中间结果直至获得最终结果。最终结果载入寄存器F,而后开始新一轱辘的乘除。

7 算术指令

前文提过,Z1可以拓展四虽说运算。在底下将讨论的表格中,约定用假名「L」表示二进制的1。表格让出了各级一样码操作所要的平等多级微指令,以及以它的用意下处理器中寄存器之间的数据流。一张表总结了加法和减法(用2的补数),一摆放表总结了乘法,还有同布置表总结了除法。关于个别种I/O操作,也产生雷同摆表:十-次进制转换与二-十进制转换。表格分为负责指数的A部分和负责尾数的B部分。表中各行显示了寄存器Aa、Ab、Ba、Bb的加载。操作所对应之号,在标「Ph」的列中给来。条件(Condition)可以当开始经常点或剥夺某操作。某平推行在实行时,增量器会设置标准各,或者计算下一个流(Ph)。

加法/减法

下面的微指令表,既包含了加法的图景,也暗含了减法。这简单种植操作的关键在于,将涉足加减的片单数进行缩放,以使该二进制指数等。假设相加的有限独数为m1×2a和m2×2b。如果a=b,两单尾数就可一直相加。如果a>b,则比较小的挺数就得重复写为m2×2b-a×2a。第一不好相乘,相当给用尾数m2右侧变(a-b)位(使尾数缩小)。让我们尽管设m2‘=m2×2b-a。相加的鲜单数就成了m1和m2‘。共同之二进制指数为2a。a<b的情况吗相近处理。

贪图15:加法和减法的微指令。5个Ph<sup>译者注</sup>完成同样软加法,6只Ph完成同样浅减法。两数便各类后,检测条件各S0(阶段4)。若S0为1,对尾数相加。若S0为0,同样是者路,尾数相减。

翻译注:原文写的是「cycle」,即周期,下文也闹因此「phase」(阶段)的,根据表中信息,统一用「Ph」更直观,下同。

申中(图15),先找找来个别反复吃比充分的二进制指数,而后,较小数的尾数右变一定位数,至两者的二进制指数等。真正的相加从Ph4开始,由ALU在一个Ph内就。Ph5吃,检测就同结果尾数是否是规格化的,如果未是,则透过动将那规格化。(在拓展减法之后)有或出现结果尾数为因的情状,就将拖欠结果取负,负负得正。条件位S3记录在当时同样记的改,以便为为最后结果进行必要之号调整。最后,得到规格化的结果。

戳穿带读取器附近的标志单元(见图5,区域16)会先计算结果的记和运算的档次。如果我们如果尾数x和y都是刚的,那么对于加减法,(在分配好记之后)就起如下四种植情况。设结果也z:

  1. z = +x +y
  2. z = +x -y
  3. z = -x +y
  4. z = -x –y
    对此情况(1)和(4),可由ALU中之加法来拍卖。情况(1)中,结果也刚。情况(4),结果吧因。情况(2)和(3)需要开减法。减法的标志在Ph5(图15)中终于得。

加法执行如下步骤:

  • 以指数单元中计算指数的差∆α,
  • 选料于充分的指数,
  • 将于小数的奇右变译者注∆α译者注位,
  • 奇相加,
  • 用结果规格化,
  • 结果的记和少个参数相同。

翻译注:原文写的凡左移,根据上下文,应为右变,暂且视为作者笔误,下文减法步骤中及。

翻译注:原文写的凡「D」,但表中用的是「∆α」,遂纠正,下同。我猜想作者以输给了扳平所有「∆α」之后认为麻烦,打算完稿后联替换,结果忘了……全文有很多此类不足够严谨的底细,大抵是由于没专业上的由。

减法执行如下步骤:

  • 以指数单元中计算指数的之差∆α,
  • 挑选比较充分的指数,
  • 用比较小之往往的尾数右变∆α位,
  • 奇相减,
  • 将结果规格化,
  • 结果的符和绝对值比较生的参数相同。

符单元预先算得矣符号,最终结果的记号需要以及它们整合得出。

乘法

于乘法,首先在Ph0,两再三之指数相加(准则21,指数部分)。而继耗时17只Ph,从Bf中第二向前制尾数的低位检查及嵩位(从-16到0)。每一样步,寄存器Bf都右变一各项。比特位mm记录着前面起-16底职为更换出的那么无异员。如果换出来的凡1,把Bg加到(之前刚刚右变了一如既往号之)中间结果达,否则就是管0加上去。这无异于算法如此精打细算结果:

Be = Bf0×20×Bg + Bf-1×2-1×Bg

  • ··· + Bf-16×2-16×Bg

召开了乘法之后,如果尾数大于等于2,就以Ph18中将结果右变一号,使其规格化。Ph19负责将最终结出写到数码总线上。

祈求16:乘法的微指令。乘数的奇存放于(右变)移位寄存器Bf中。被乘数的尾数存放于寄存器Bg中。

除法

除法基于所谓的「不回复余数法」,耗时21独Ph。从高耸入云位至无限小,逐位算得商的依次比特。首先,在Ph0计算指数的差,而后计算尾数的除法。除数的尾数存放于寄存器Bg里,被除数的尾数存放于Bf。Ph0期间,将余数初始化至Bf。而继的每个Ph里,在余数上弱化去除数。若结果也刚,置结果尾数的对应位呢1。若结果吧乘,置结果尾数的呼应位为0。如此逐位计算结果的相继位,从位0到位-16。Z1中发出雷同栽体制,可以以需对寄存器Bf进行逐位设置。

一经余数为负,有一定量栽对付策略。在「恢复余数法」中,把除数D加回到余数(R-D)上,从而重新得到正之余数R。而继余屡屡错移一员(相当给除数右变一号),算法继续。在「不东山再起余数法」中,余数R-D左移一各项,加上除数D。由于前同一步着之R-D是负的,左移使他恢弘到2R-2D。此时添加除数,得2R-D,相当给R左移之后与D的不等,算法得以持续。重复这无异于步骤直至余数为刚刚,之后咱们尽管又足以减小除数D了。在下表中,u+2代表二上制幂中,位置2那儿底进位。若此位为1,说明加法的结果吗负(2的补数算法)。

勿过来余数法是同等种植计算两个浮点型尾数之协议的雅算法,它省去了蕴藏的步调(一个加法Ph的时耗)。

祈求17:除法的微指令。Bf中之叫除数逐位移至一个(左移)移位寄存器中。除数保存于Bg中。<sup>译者注</sup>

翻译注:原文写的凡除数在Bf、被除数在Bg,又是一致高居明显的笔误。

奇怪的是,Z3在做除法时,会先测试Ba和Bb之异是否可能也借助,若否倚,就走Ba到Be的如出一辙长条捷径总线使减的除数无效(丢弃这同结果)。复制品没有运用就同样办法,不过来余数法比其优雅得多。

8 输入和输出

输入控制台由4排列、每列10块小盘构成。操作员可以以列一样列(从漏洞百出到右分别吗Za3、Za2、Za1、Za0)上掉出数字09。意即,能输入任意的四位十进制数。每拨一位数,便相应生成等效的、4比特长的二进制值。因而,该输入控制台相当于一张4×10的表,存着10个09底老二迈入制值。

从此以后Z1的计算机负责将各个十上前制位Za3、Za2、Za1、Za0通过寄存器Ba(在Ba-13的位置,对应幂2-13)传到数据通路上。先输入Za3(到寄存器Ba),乘以10。再输入Za2,再乘以10。四只号,皆若是还。Ph7了后,4员十上制数的二进制等效值就在Be中诞生了。Ph8,如产生要,将奇规格化。Ph7将常数13(二进制是LL0L)加到指数高达,以管在尾数-13之职位上输入数。

用同样完完全全小杆设置十进制的指数。Ph9中,这根小杆所处的职务代表了输入时一旦趁热打铁多少次10。

图18:十-次之进制转换的微指令。通过机械设备输入4个十上制数。

贪图19中的表明形了怎么将寄存器Bf中的第二前行制数转换成为于出口面板上亮的十前进制数。

呢不遇到要处理负十进制指数的景,先叫寄存器Bf中之勤就上10-6(祖思限制了机械只能操作逾10-6的结果,即便ALU中的中档结果可以重新小些)。这当Ph1完了。这无异乘法由Z1的乘法运算完成,整个经过遭到,二-十进制译者注变保持「挂于」。

翻译注:原文写的十-次进制,目测笔误。

贪图19:二-十进制转换的微指令。在机械设备上显得4号十迈入制数。

从此以后,尾数右变两个(以要二进制小数点之左边有4独比特)。尾数持续位移,直到指数为刚,乘3次等10。每乘一次等,把尾数的平头部分拷贝出来(4独比特),把其于尾数里去,并因同样张表(Ph4~7中的2Be’-8Be’操作)转换成为十进制的花样。各个十前行制位(从最高位开始)显示到输出面板上。每乘一糟10,十进制显示中的指数箭头就错移一约位置。译者注

翻译注:说实话这等同段尚未完全看明白,翻译或者与本意有出入。

9 总结

Z1的原型机毁于1943年12月柏林同一集市盟军的空袭中。如今曾经无可能判定Z1的复制品是否跟原型一样。从现有的那些像及看,原型机是个深块头,而且不那么「规则」。此处我们只好相信祖思本人所讲。但我道,尽管他并未什么说辞而以重建的历程被有觉察地去「润色」Z1,记忆也可能悄悄动着动作。祖思以1935~1938年里记下之那些笔记看起与新兴的仿制品一致。据外所讲,1941建成之Z3和Z1在筹划及十分相似。

二十世纪80年份,西门子(收购了祖思的计算机公司)为重建Z1提供了资产。在片号称学童的援手下,祖思以温馨家庭就了具有的建工作。建成之后,为好从重机把机器挂起来,运送及柏林,结果祖思家楼上拆掉了平等有堵。

重建的Z1是光优雅的微机,由许多的预制构件组成,但连不曾剩余。比如尾数ALU的出口可以只是出于简单个移位器实现,但祖思设置的那些移位器明显因较逊色之代价提升了算术运算的速率。我还发现,Z1的微处理器比Z3的重新优雅,它再也精简,更「原始」。祖思似乎是于动用了再也简短、更保险的对讲机就电器之后,反而以CPU的尺码上「铺张浪费」。同样的从事吧起在Z3多年晚的Z4身上。Z4根本就是大版的Z3,有着大版的指令集,而计算机架构是着力相同的,就终于其的命令更多。机械式的Z1从未能直接正常运行,祖思本人后来也称之为「一长达死胡同」。他就开玩笑说,1989年Z1的仿制品那是相当准确,因为原型机其实不保险,虽然复制品也只是因不顶啦去。可神奇的是,Z4为了省去继电器而下的机械式内存也甚可靠。1950~1955年里,Z4在瑞士的苏黎世联邦理工学院(ETH
Zürich
)服役,其机械内存运行良好\[7\]

无限让我愕然之凡,康拉德·祖思是哪些年轻,就本着电脑引擎给有了这么雅致的计划。在美国,ENIAC或MARK
I团队都是由经验丰富的科学家及电子专家结合的,与此相反,祖思的做事孤立无帮助,他还没呀实际经验。从架构上看,我们今天底微处理器上以及1938年的祖思机一致,反而和1945年之ENIAC不同。直到后来之EDVAC报告草案,以及冯·诺依曼同图灵开发之位串行机中,才引进了再次优雅的系统布局。约翰·冯·诺依曼(John
von
Neumann
)1926~1929年里居于柏林,是柏林大学最年轻的讲师(报酬直接来自学生学费的无薪大学老师)。那些年,康拉德·祖思和冯·诺依曼许能以不通过意间相遇相识。在那么疯狂席卷、那黑夜笼罩德国前,柏林本该有着众多底或。

图20:祖思早期为Z1复制品设计之草图之一。日期不明。

参考文献

[1] Horst Materna, Die Geschichte der Henschel Flugzeug-Werke in
Schönefeld bei Berlin 1933-1945, Verlag Rockstuhl, Bad Langensalza,

  1. [2] Zuse, K., Der Computer – Mein Lebenswerk, Springer-Verlag, Berlin,
    3rd Edition, 1993.
    [3] Rojas, R., “Konrad Zuse’s legacy: the architecture of the Z1 and
    Z3”, Annals of the History of Computing, Vol. 19, N. 2, 1997, pp.
    5–16.
    [4] Ursula Schweier, Dietmar Saupe, “Funktions- und
    Konstruktionsprinzipien der programmgesteuerten mechanischen
    Rechenmaschine Z1”, Arbeitspapiere der GMD 321, GMD, Sankt Augustin,
    August 1998.
    [5] Rojas, R. (ed.), Die Rechenmaschinen von Konrad Zuse,
    Springer-Verlag, Berlin, 1998.
    [5] Website: Architecture and Simulation of the Z1 Computer, http:
    http://zuse-z1.zib.de/,
    last access: July 21st, 2013.
    [6] Konrad Zuse, “Rechenvorrichtung aus mechanischen Schaltglieder”,
    Zuse Papers, GMD 019/003 (undated),
    http://zuse.zib.de/,
    last access July 21st, 2013.
    [7] Bruderer, H.: Konrad Zuse und die Schweiz: Wer hat den Computer
    erfunden?, Oldenbourg Wissenschaftsverlag, Munich, 2012.
    [8] Goldstine, H.: “The Electronic Numerical Integrator and Computer
    (ENIAC)”, Annals of the History of Computing, Vol. 18 , N. 1, 1996, S.
    10–16.

相关文章