Z1:第一雅祖思机的架构和算法

本文是对论文《The Z1: Architecture and Algorithms of Konrad Zuse’s
First Computer》的中文翻译,已征得原作者Raul
Rojas的许。感谢Rojas教授的支持和救助,感谢在得意留学之知心人——锁于英语方面的点。本人英文和标准水平有限,不妥的处在还求批评指正。

This is a translation of “The Z1: Architecture and Algorithms of Konrad
Zuse’s First Computer” with the permission of its author Raul
Rojas.
Many thanks for the kind support and help from Prof. Rojas. And thanks
to my friend Suo, who’s
currently in the US, for helping me with my English. The translation is
completed to the best of my knowledge and ability. Any comments or
suggestions would be greatly appreciated.


摘要

本文首蹩脚被起了针对Z1的汇总介绍,它是出于德国发明家康拉德·祖思(Konrad
Zuse
)1936~1938年之内在柏林修的机械式计算机。文中对拖欠电脑的主要组织零件、高层架构,及其零件之间的数码交互进行了描述。Z1力所能及因此浮点数进行四虽然运算。从穿孔带读入指令。一段先后由同名目繁多算术运算、内存读写、输入输出的一声令下构成。使用机械式内存存储数据。其指令集没有实现准分支。

尽管如此,Z1的架和祖思在1941年落实之继电器计算机Z3十分相似,它们之间还有着醒目的别。Z1和Z3都由此平等雨后春笋的微指令实现各类操作,但前者用底不是旋转式开关。Z1用的凡数字增量器(digital
incrementer
)和同一套状态各,它们可以变成为图被指数及尾数单元以及内存块的微指令。计算机里之第二前进制零件有着立体的机械结构,微指令每次只要于12独层片(layer)中指定一个采用。在浮点数规格化方面,没有设想尾数为零星底坏处理,直到Z3才弥补了及时一点。

文中的知识源自对祖思为Z1复制品(位于柏林德国技术博物馆)所绘的设计图、一些信件、笔记本中草图的仔细研究。尽管就台电脑于1989年展出至今(停运状态),始终未曾关于该系布局详细的、高界的论述可寻。本文填补了当时无异于空荡荡。

1 康拉德·祖思与Z1

德国发明家康拉德·祖思在19361938年期间建造了他的第一台计算机<sup>注1</sup>(19341935年里边举行过部分袖珍机械线路的实验)。在德国,祖思于视为计算机的大,尽管他以第二次世界大战期间打的处理器在破坏于火灾之后才为人所知。祖思的正统是夏洛腾堡工学院(Technische
Hochschule
Charlottenburg
)(现今的柏林工业大学)的土木。他的率先份工作以亨舍尔公司(Henschel
Flugzeugwerke
),这家商店正好由1933年始发建造军用飞机\[1\]。这员25寒暑之多少年轻,负责好生产飞机部件所待的一致老大串结构计算。而他在学生时期,就曾经开始考虑机械化计算的可能\[2\]。所以他以亨舍尔才干了几乎单月即辞,建造机械计算机去矣,还开了祥和的店堂,事实也亏世界上先是小计算机公司。

注1:康拉德·祖思建造计算机的纯正年表,来自于外于1946年3月于手记的略微本子。本子里记载着,V1建造于1936~1938年间。

在1936~1945年中间,祖思向停不下来,哪怕给简单浅短期地召去前线。每一样破还最终为召回柏林,继续从事于亨舍尔与协调公司的劳作。在当下九年里,他修了本我们所了解的6华计算机,分别是Z1、Z2、Z3、Z4,以及专业领域的S1和S2。后四高建筑于第二次世界大战开始过后。Z4凡在世界大战结束前之几只月里打好的。祖思同开始吃其的简称是V1、V2、V3、V4(取自实验模型或说原型(Versuchsmodell)的首字母)。战争结束之后,他管V改成了Z,原因特别显著译者注。V1(也就算是后来底Z1)是起迷人的不法科技:它是台全机械的处理器,却尚未用齿轮表示十进制(前单百年的巴贝奇这样干,正在召开霍尔瑞斯制表机的IBM也这么干),祖思要盖之是均等令备二上前制计算机。机器基于的部件里之所以小杆或金属板的直线走表示1,不活动表示0(或者相反,因部件而异)。祖思开发了新式的教条逻辑门,并于外双亲家之客厅里做出第一雅原型。他以自传里提到了说明Z1及后续计算机背后的故事\[2\]

翻译注:祖思把V改成Z,是为了避免与韦纳·冯·布劳恩(Wernher von
Braun)研制的火箭的型号名相混淆。

Z1身啊机械,却还为是高高现代电脑:基于二进制,使用浮点型表示数据,并能够拓展四则运算。从穿孔带读入程序(虽然从未规则分支),计算结果好写入(16许大小的)内存,也堪起外存读出。机器周期在4Hz横。

Z1暨1941年建成之Z3死并行如,Z3的体系布局在《Annals of the History of
Computing》中已经发叙\[3\]。然而,迄今仍尚未针对性Z1高层架构细节上的论述。最初那尊原型机毁于1943年底均等庙空袭。只幸存了部分机械部件的草图和相片。二十世纪80年间,康拉德·祖思以退休多年从此,在西门子和另外有德国赞助商的增援之下,建造了千篇一律宝完整的Z1复制品,今藏于柏林底技能博物馆(如图1所显示)。有少数名叫做工程的学童拉着他做到:那几年里,在德国欣费尔德的自里,他均好一切图纸,精心绘制每一个(要于钢板上切割出的)机械部件,并亲身监工。Z1复活的第一模仿图张在1984绘制。1986年4月,祖思画了张时间表,预期会当1987年12月落成机器的盖。1989年,机器移交给柏林博物馆的当儿,做了成千上万次于运行与算术运算的言传身教。然而,Z1复成品及前的原型机一样,从来还不足够可靠,无法在管人值守的情下增长时运作。甚至当揭幕仪式上就是吊了,祖思花了几个月才修好。1995年祖思去世以后,这台机械便再次没有启动过。

图1:柏林Z1复活一扫(来自[Konrad Zuse Internet
Archive](http://zuse-z1.zib.de/))。用户可以在机器周围转动视角,可以缩放。此虚拟展示基于成千上万张紧密排布的照片。

尽管我们来矣柏林的Z1复制品,命运却第二次于以及我们初步了玩笑。除了绘制Z1复制品的图形,祖思并没有专业地管有关其从头至尾的事无巨细描述写出来(他本意想付出当地的大学来写)。这事本是一对一必要的,因为拿复制品及1938年的Z1照片对比,前者明确地「现代化」了。80年份大精密的教条仪器使祖思得以在大兴土木机器时,把钢板制成的层片排布得更紧密。新Z1不胜扎眼比它的前身要略微得差不多。而且出无来以逻辑与教条及和前身一一对许为不好说,祖思有或接收了Z3及其他后续机器的更,对复制品做了改进。在19841989年间所画的那套机械图纸中,光加法单元就出现了至少6种不同的设计方案,散布于58单、最终乃至12只机械层片之间注2。祖思没有留住详细的书皮记录,我们吧尽管莫名其妙。更不好的凡,祖思既然第二潮打了Z1,却要不曾留给关于其综合性的逻辑描述。他就是比如那些著名的钟表匠,只写出表的构件,不做了多阐释——一流的钟表匠确实为无欲过多之求证。他那片单学生仅帮写了内存和穿孔带读取器的文档,已经是老天有眼\[4\]。柏林博物院之参观者只能看在机器中成千上万的预制构件惊叹。惊叹之衍就是穷,即使专业的微处理器科学家,也麻烦设想这头机械怪物内部的工作机理。机器就当这时,但异常不幸,只是尸体。

注2:你可于咱们的网页「Konrad Zuse Internet
Archive」上找到Z1复制品的具有图纸。

祈求2:Z1之机械层片。在右边可以瞥见八切开内存层片,左侧可以看见12片计算机层片。底下的平堆积杆子,用来以钟周期传递及机械的每个角落。

呢写就篇论文,我们仔细研究了Z1的图样和祖思记事本里散之笔记,并于现场对机器做了大气之观。这么多年来,Z1复产品都尚未运行,因为中的钢板被挤压了。我们查阅了超越1100摆放机器部件的放大图纸,以及15000页的笔记本内容(尽管中就生同一有点点有关Z1的消息)。我只能望同一段子计算机一部分周转的短视频(于多20年前录制)。慕尼黑底德意志博物馆珍藏了祖思论文里出现的1079张图纸,柏林的技巧博物馆虽然收藏了314张。幸运的是,一些图形里富含在Z1中部分微指令的定义跟时序,以及一些祖思一各项一各手写出来的例子。这些事例可能是祖思用以检验机器中运算、发现bug的。这些消息若罗塞塔石碑,有了它,我们得以以Z1的微指令和图片联系起,和咱们尽管了解的跟着电器计算机Z3(有周线路信息\[5\])联系起。Z3基于与Z1一样的高层架构,但据有有至关重要出入。

本文由浅入雅:首先,了解一下Z1之分块结构、机械部件的布局,以及祖思用到的片段机械门的事例。而继,进一步深入Z1的着力零部件:时钟控制的指数和尾数加法单元、内存、算术运算的微序列器。介绍了机械零件之间什么相互作用,「三明治」式的钢板布局如何组织测算。研究了乘胜除法和输入输出的经过。最后简短总结了Z1的历史身份。

2 分块结构

Z1凡是同样高时钟控制的机。作为机械设备,其时钟被分割为4单支行周期,以机械部件在4独相垂直的趋向及的移位来代表,如图3所显示(左侧「Cycling
unit」)。祖思以同不良走称一不良「衔接(engagement)」。他计划实现4Hz之时钟周期,但柏林的复制品始终连1Hz(4衔接/秒)都跳不了。以这速度,一次等乘法运算而耗时20秒左右。

希冀3:根据1989年的复制品,所得的Z1(1936~1938年)框图。原Z1的内存容量只生16配,而非是64配。穿孔带由35毫米电影胶卷制成。每一样宗命令以8于特位编码。

Z1的累累表征深受新兴的Z3所下。以本之观来拘禁,Z1(见图3)中极度关键的改革而产生:

  • 因完全的二进制架构实现内存和处理器。

  • 内存及电脑分离。在复制品中,机器大约一半出于内存和穿孔带读取器构成。另一半由于电脑、I/O控制台和微控制单元构成。原Z1的内存容量是16许,复制品是64许。

  • 但是编程:从穿孔带读入8比特长的命令(其中2位表示操作码译者注、6员表示内存地址,或者坐3员表示四虽然运算和I/O操作的操作码)。因此令就生8栽:四虽运算、内存读写、从十进制面板读入数据、将结果寄存器里之情节展示到十进制展板。

翻译注:应是凭内存读写的操作码。

  • 内存和处理器中的其中数据因浮点型表示。于是,处理器分为两只有:一部分处理指数,另一样有的处理尾数。位于二进制小数点后的奇占16单比特。(规格化的浮点数)小数沾左边那位永远是1,不欲存。指数占7各,以2之补数形式表示(-64~+63)。用额外的1独比特来存储浮点数的标记位。所以,存储器中的字长为24各类(16各类尾数、7位指数、1位号各项)。

  • 参数或结果为0的异样情况(规格化的奇无法代表,它的率先各类永远是1)由浮点型中特别之指数值来处理。这或多或少至了Z3才落实,Z1及其仿制品都未曾落实。因此,Z1及其仿制品都处理不了中间结果有0的情景。祖思知道就无异于短板,但他留下至又易于接线的跟着电器计算机上失去化解。

  • CPU是微代码结构的:操作为解说成一雨后春笋微指令,一个机器周期同漫长微指令。微指令在算术逻辑单元(ALU)之间有实际的数据流,ALU不停歇地运转,每个周期且拿有限独输入寄存器里的往往加同全方位。

  • 神乎其神之是,内存和电脑可以分别独立运行:只要穿孔带吃来命令,内存就当通信接口写副或读取数据。处理器为将以执行存取操作时在通信接口写副或读取。可以关闭内存而就运行处理器,此时原来自内存的多寡将变为0。也可拉了微机而仅仅运行内存。祖思因要得以单独调试机器的星星独片。同时运转时,有同样根本总是两者周期单元的轴将它们并起来。

Z1的另改革与后来Z3被反映出的想法相似。Z1的指令集与Z3几乎相同,但她到底不了平方根。Z1利用废弃的35毫米电影软片作为穿越孔带。

祈求3著了Z1复制品的悬空图。注意机器的一定量独至关重要部分:上半有凡内存,下半部分凡计算机。每部分还发出那个和谐之周期单元,每个周期进一步分为4独方向及(由箭头标识)的机械移动。这些倒可以依靠分布在计算部件下的杠杆带动机器的另外有。一次于读入一长条穿孔带及之通令。指令的持续时间各不相同。存取操作耗时一个周期,其他操作则需要差不多只周期。内存地址位于8位操作码的低6各项比特中,允许程序员寻址64独地点。

如图3所示译者注,内存和计算机通过相互各单元中的休息存进行通信。在CPU中,尾数的里表示扩到了20各类:二前行制小数点前加点儿各项(以代表二前进制幂21和20),还有零星个代表最低的第二上制幂(2-17和2-18),旨在加强CPU中间结果的精度。处理器中20各类之奇可以象征21~2-18的第二上前制幂。

翻译注:原文写的凡祈求1,我以为是笔者笔误,应为图3。

解码器从穿孔带读取器获得指令,判断好操作下开始按部就班需要控制内存单元以及电脑。(根据加载指令)将数从外存读到CPU少单浮点数寄存器之一。再依据其他一样修加载指令将数从内存读到外一个CPU寄存器中。这点儿个寄存器在处理器里可相加、相减、相乘或相除。这仿佛操作既关涉尾数的相加,也关乎指数的加减(用2的补码加法器)。乘除结果的号位由和解码器直接相接的「符号单元」处理。

戳穿带达之输入指令会如机器停止,以便操作人员经动机械面板上之4个十前行制位输入数据,同时通过同样彻底小杆输入指数与标记。而后操作员可以重开机器。输出指令也会如机器停止,将结果寄存器中的内容展示到十进制机械面板上,待操作员按下某彻底小杆,机器还运行。

希冀3蒙受之微序列器和指数尾数加法单元共同做了Z1计算能力的主干。每项算术或I/O操作都为分开为多只「阶段(phases)」。而继微序列器开始计数,并以加法单元的12重合机械部件中摘相应层片上正好的微操作。

为此举例来说,穿孔带及极其小的程序可以是这么的:1)
从地方1(即第1独CPU寄存器)加载数字;2)
从地方2(即第2个CPU寄存器)加载数字;3) 相加;4)
以十进制显示结果。这个序用允许操作员预先定义好同一堆运算,把Z1当做简单的机械计算器来用。当然,这无异多级运算可能抬高得几近:时方可拿内存当做存放常量和中等结果的仓库,编写自动化的比比皆是运算(在后来底Z4计算机被,做数学计算的穿越孔带能来星星点点米长)。

Z1的网布局得以就此如下的现代术语来总:这是均等大而编程的通用浮点型冯·诺依曼机(处理器和内存分离),有着只念之表程序,和24员、16配的仓储空间。可以收4位数的十迈入制数(以及指数以及记)作为输入,然后将移为二进制。可以本着数码开展四尽管运算。二前进制浮点型结果可以变换回科学记数法表示的十上制数,方便用户读取。指令中不带有条件或无条件分支。也绝非针对性结果为0的老处理。每条指令拆解为机械里「硬接线」的微指令。微序列器规划正在微指令的实践。在一个仅存的机器运行的视频中,它好似一雅机子。但它们打的是数字。

3 机械部件的布局

柏林的Z1复制品布局好鲜明。所有机械部件似乎还为健全的办法布放。我们先前提过,对于电脑,祖思至少设计了6独本子。但是关键部件的对立位置一开始便规定了,大致能体现原Z1的机械布局。主要有少独片:分别是的内存和计算机,由缝隙隔开(如图3所显示)。事实上,它们各自设置于带来滚轮的案上,可以扯开了拓展调节。在档次方向达成,可以更加管机器细分为带有计算部件的齐半片段及寓有并杠杆的下半部分。参观者只有弯腰向计算部件下头看才能够看出Z1的「地下世界」。图4是计划图里的一致布置绘稿,展示了计算机中有些计算和同步的层片。请看那12重合计算部件与下侧区域的3层杠杆。要明了那些绘稿是起差不多麻烦,这张图纸就是单绝对好之事例。上面尽管有为数不少关于各部件尺寸的底细,但几从来不该意义方面的注释。

希冀4:Z1(指数单元)计算和共层片的设计图

祈求5是祖思画的Z1复制品俯视图,展示了逻辑部件的布,并标明了每个区域之逻辑功能(这幅草图在20世纪90年代公开)。在上半部分,我们好观看3独存储仓。每个仓在一个层片上可以储存8个8于特长的配。一个仓有8只机械层片,所以总共会存64许。第一独存储仓(10a)用来抱指数以及记,后少单(10b、10c)存低16个的奇。用这样的比特分布存放指数及尾数,只需要构建3个了平等的8号存储仓,简化了教条结构。

内存和计算机之间出「缓存」,以同电脑(12abc)进行数据交互。不能够当穿孔带齐直接设常数。所有的数码,要么出于用户从十上前制输入面板(图右18)输入,要么是计算机自己算是得的中级结果。

贪图被的保有单元都仅仅展示了最顶上之一样交汇。切记Z1可是建得犹如一垛机械「三明治」。每一个划算层片都与那左右层片严格分离(每一样层都发出金属的地板和天花板)。层间的通信凭借垂直的小杆实现,它们可管活动传递及上层或生层去。画在象征计算层片的矩形之间的小周就是这些小杆。矩形里那些稍微深一点之圈代表逻辑操作。我们可以在每个圆圈里寻见一个次向前制门(纵贯层片,每个圆圈最多来12独宗)。根据此图,我们可估算出Z1遭到逻辑门的数量。不是负有单元都一致大,也非是具层片都通着机械部件。保守估算,共有6000个二进制零件构成的门。

希冀5:Z1示意图,展示了那机械结构的分区。

祖思以图5挨被机器的两样模块标上号。各模块的意如下:

内存区域

  • 11a:6位内存地址的解码器
  • 11b:穿孔带读取器和操作码解码器
  • 10a:7位指数与标志的存储仓
  • 10b、10b:尾数小数部分的存储仓
  • 12abc:加载或存储操作下及电脑交互的接口

微机区域

  • 16:控制以及记单元
  • 13:指数部分受到少单ALU寄存器的多路复用器
  • 14ab:ALU寄存器的多路复用器,乘除法的1比特双向移位器
  • 15a:指数的ALU
  • 15bc:规格化尾数的20位ALU(18位用于小数部分)
  • 17:微代码控制
  • 18:右侧是十进制输入面板,左侧是出口面板

不难想象这幅示意图中打上至下之盘算流程:数据从内存出来,进入两个可寻址的寄存器(我们叫F和G)。这片单寄存器是挨区域13同14ab分布之。再管其传给ALU(15abc)。结果回传给寄存器F或G(作为结果寄存器),或回传到内存。可以运用「反译」(从二进制转换为十进制)指令以结果显示为十进制。

下面我们来看望各个模块更多的细节,集中讨论要的计部件。

4 机械门

略知一二Z1机械结构的最好好方式,莫过于搞明白那几独祖思所用之老二前行制逻辑门的大概例子。表示十上前制数的经典方式根本是旋钮表盘。把一个齿轮分为10独扇区——旋转齿轮可以从0数届9。而祖思早在1934年尽管控制利用二进制系统(他继莱布尼兹称之为「the
dyadic
system」)。在祖思的技巧中,一块平板有个别单职位(0要1)。可以由此线性移动于一个态转移至其他一个状态。逻辑门依据所设代表的较特值,将活动于一块板传递及外一样片板。这等同构造是立体之:由堆叠的生硬组成,板间的移位通过垂直放置于机械直角处的圆柱形小杆或者说销钉实现。

咱俩来瞧三种植基本门的事例:合取、析取、否定。其重点考虑可以来多种机械实现,而生新意而祖思总能够画来适应机器立体结构的特等方案。图6译者注展示了祖思口中之「基本门(elementary
gate
)」。「使动板(actor
plate
)」可以当作机器周期。这块板循环地自右侧为左再往后活动。上面一样块板含着一个数据位,起在决定图。它起1和0少于只位置。贯穿板洞的小杆随着平板水平位移(自身保障垂直)。如果地方的板处于0位置,使动板的动就无法传递给给动板(actuated
plate
)(见图6不当)。如果数额位处1岗位,使动板的活动就可传递给受动板。这便是康拉德·祖思所谓的「机械继电器」,就是一个可合机械「电流」的开关。该基本门以此将数据位拷贝到于动板,这个数据位的移动方向改变了90度。

翻译注:原文「Fig. 5」应为笔误。

祈求6:基本门就是一个开关。如果数据位为1,使动板和给动板就建连接。如果数量位为0,连接断开,使动板的移动就传递不了。

图7出示了这种机械布局的俯视图。可以视要动板上之洞口。绿色的控制板可以拿圈(小杆)拉上拉下。当小杆处于能吃如动板扯动的职务时,受动板(红色)才好左右倒。每一样摆设机械俯视图右侧都写有同等的逻辑开关。数据位能够开闭逻辑门,推拉使动板(如箭头所示)。祖思总是习惯把开关画在0位置,如图7所出示。他习惯让让动板被如动板推动(图7右手),而未是带来(图7荒唐)。至此,要构建一个非门就杀简单了,只待数位处0时闭合、1时断开的开关(如图7底部简单摆图所示)译者注

翻译注:相当给与图6的逻辑相反。

生了教条主义继电器,现在可一直构建余下的逻辑操作了。图8所以抽象符号展示了机中之必需线路。等效的教条安装应不难设想。

图7:几种植基本门,祖思给闹了形而上学继电器的空洞符号,把继电器画成了开关。习惯及,数据位老打在0位置。箭头指示在倒方向。使动板可以向左拉(如图左)或为右侧推(如图右)。机械继电器的上马位置好是掩的(如图下零星帧图所示)。这种情况下,输出以及数位反,继电器就是非门。

图8:一些由于机械继电器构建的逻辑门。图被,最底部的凡一个XOR,它不过由包含两块给动板的教条继电器实现。等效的机械结构不难设计。

现今谁还好构建协调的祖思机械计算机了。基础零部件便是机械继电器。可以计划还扑朔迷离的总是(比如含有两片给动板的就电器),只是相应的机械结构只能用平板同小杆构建。

构建平玉完整的计算机的基本点难题是管所有部件相互连接起来。注意数据位的位移方向连接与结果位的动方向正交。每一样软完整的逻辑操作都见面拿机械移动旋转90渡过。下一致破逻辑操作而把移动旋转90度过,以此类推。四山头的晚,回到最初的活动方向。这即是怎祖思用东南西北作为周期单位。在一个机周期内,可以运作4层逻辑计算。逻辑门既而粗略而非门,也不过复杂而含有两块让动板(如XOR)。Z1的钟表表现吗,4蹩脚对接内到位同样涂鸦加法:衔接IV加载参数,衔接I和II计算部分及跟进位,衔接III计算最终结出。

输入的多寡位在某某层及动,而结果的数量位传到了别层上去。意即,小杆可以于机械的层片之间上下传递比特。我们拿当加法线路倍受视这或多或少。

至此,图5的内蕴就是还增长了:各单元里之圆形正是祖思抽象符号里的圈子,并体现在逻辑门的状态。现在,我们好由机械层面提高,站于还逻辑的可观探讨Z1。

Z1的内存

内存是时下咱们本着Z1理解最透彻的一部分。Schweier和Saupe曾吃20世纪90年间对那个发出过介绍\[4\]。Z4——康拉德·祖思被1945年形成的跟着电器计算机——使用了同种异常类似的内存。Z4的计算机由电话随即电器构建,但那内存以是机械式的,与Z1相似。如今,Z4的机械式内存收藏为德意志博物馆。在同样叫做学生的相助下,我们以处理器被效仿真有了它的运行。

Z1中数据存储的严重性概念,就是用垂直的销钉的有限只位置来表示比特。一个职表示0,另一个岗位表示1。下图显示了如何通过当有限只位置之间往来走销钉来安于特值。

图9:内存中的一个机械比特。销钉放置于0或1底职务。可读博该岗位。

图9(a)译者注展示了内存中的星星个比特。在步骤9(b)中,纵向的控制板带在销钉上转换。步骤9(c)中,两块横向的使动板中,下侧那块让销钉和控制板推动,上侧那片没让推动。步骤9(d)中,比特位移回初始位置,而后控制板将其移到9(a)的岗位。从这么的内存中读取比特的长河有破坏性。读取一各类后,必须靠9(d)的回移还原比特。

翻译注:作者没有以觊觎中标明abcd,左上为(a),右上吧(b),左下为(c),右下为(d)。另,这组插图有点抽象,我啊是瞄了好久才看明白,它是俯视图,黑色的稍刚好方形是销钉,纵向的长方形是控制板,销钉在支配板上之矩形形洞里走(两单职位表示0和1),横向的星星块带尖齿的长方形是如果动板。

通过解码6号地方,寻址字。3各类标识8独层片,另外3各项标识8个字。每一样重合的解码线路是相同棵典型的老三交汇就电器二上制树,这与Z3中同样(只是树之层数不同)。

咱们不再追究机械式内存的构造。更多细节而参见文献[4]。

Z1的加法单元

战后,康拉德·祖思以相同卖文档里介绍了加法单元,但Z1复成品受的加法单元以及之差。那份文档\[6\]饱受,使用OR、AND和恒等(NOT-XOR)逻辑门处理二进制位。而Z1复成品受,加法单元使用简单个XOR和一个AND。

前面少步计算是:a) 待相加的蝇头单寄存器按位XOR,保存结果;b)
待相加的简单只寄存器按位AND,保存结果。第三步就是是根据前片步计算进位。进位设好之后,最后一步就是是针对进位和第一步XOR的结果开展按位XOR运算。

下的事例展示了争用上述手续完成两频繁之二进制相加。

康拉德·祖思发明的微处理器都采取了「预上位」。比起当各二进制位之间串行地传递进位,所有位上的进位可以一样步成功。上面的事例就是说明了立即无异过程。第一不良XOR产生不考虑进位情况下零星独寄存器之和的中等结果。AND运算产生进位比特:进位要传左边的比特上去,只要是比特在头里一模一样步XOR运算结果是1,进位将持续于左传递。在演示中,AND运算产生的低位上的进位造成了三次于进位,最后与率先坏XOR的结果进行XOR。XOR运算产生的平等排列连续的1犹如机车,牵引着AND所起的进位,直到1底链条断裂。

希冀10所展示就是Z1复制品中的加法线路。图备受展示了a杆和b杆这有限单比特的相加(假设a是寄存器Aa中之第i只比特,b是寄存器Ab中的第i独比特)。使用二前进制门1、2、3、4并实行进行XOR和AND运算。AND运算作用被5,产生进位ui+1,与此同时,XOR运算用6闭合XOR的比特「链」,或吃她保持断开。7凡是用XOR的结果传于上层的辅助门。8同9测算最终一步XOR,完成全部加法。

箭头标明了每部件的位移。4个趋势还上阵了,意即,一赖加法运算,从操作数的加载到结果的变通,需要一整个周期。结果传递至e杆——寄存器Ae的第i员。

加法线路在加法区域之第1、2、3单层片(如后的觊觎13所展示)。康拉德·祖思于没有正经为过二上制逻辑学培训之图景下,就打点出了先期进位,实在了不可。连第一高重型电子计算机ENIAC采用的还只是是十进制累加器的串行进位。哈佛的Mark
I用了优先进位,但是十进制。

贪图10:Z3之加法单元。从漏洞百出至右完成运算。首先以位AND和XOR(门1、2、3、4)。衔接II计算进位(门5和6)。衔接III的XOR收尾整个加法运算(门8和9)。

5 Z1的序列器

Z1中之各级一样项操作都可以解释为同一密密麻麻微指令。其经过根据同样种名叫「准则(criteria)」的报表实现,如图11所显示,表格由成对停的108块金属板组成(在斯我们不得不望最顶上——即层片12——的均等对板。剩下的放在这半片板下面,合共12叠)。用10只比特编排表格中的条款(金属板本身):

  • 于特Op0、Op1和Op2是命令的二进制操作码
  • 比特S0和S1是规范各,由机械的另组成部分设置。举个例子,当S0=1经常,加法就变换成了减法。
  • 比较特Ph0、Ph1、Ph2、Ph3、Ph4用于对同样条指令中之微周期(或者说「阶段」)计数。比如,乘法运算消耗20独阶段,于是Ph0~Ph4及时五单比特在运算过程被从0增长到19。

即10单比特意味着,理论及我们可以定义多上1024种植不同的尺度或说情况。一漫长指令最多可占32单等级。这10单比特(操作码、条件各、阶段)推动金属销(图11中涂灰者),这些金属销hold住微控制板以防它们弹到左或右(如图所示,每块板都并在弹簧)。微控制板上遍布在不同的岁数,这些年纪决定着坐手上10根本控制销的位置,是否可以阻止板的弹动。每块控制板都发出个「地址」。当就10位控制比特指定了某块板的地址,它便可以弹到右手(针对图11蒙受上侧的死心塌地)或左边(针对图11受到下侧的古板)。

决定板弹到右手会按照到4独标准化各(A、B、C、D)。金属板根据对应准则切割,从而以下A、B、C、D不同的做。

由这些板分布于机器的12独层片上,
激活一片控制板自然为意味也产一致步之操作选好了相应的层片。指数单元中之微操作可以与尾数单元的微操作并行开始,毕竟有限块板可以以弹动:一片向左,一片向右侧。其实也可于个别独不同层片上的板同时为右弹(右侧对应尾数控制),但机械及的局限限制了这么的「并行」。

贪图11:控制板。板上之春秋根据Op2~Ph0这10单比特所对应之金属销(灰色)的岗位,hold住板。指定某个块板的「地址」,它就以弹簧的意向下弹到右(针对上侧的死心塌地)或左边(针对下侧的刻板)。从12层板中指定一块板之以代表选出了履行下一致步操作的层片。齿状部分A、B、C或D可以推,从而实现以依照下微控制单元里的销钉后,只实行必要之操作。图被,上侧的板已经弹到了右手,并仍下了A、C、D三清销钉。

据此控制Z1,就一定给调整金属板上的岁数,以使它们可响应具体的10比才结合,去意及左右侧的单元上。左侧控制在计算机的指数部分。右侧控制正在尾数部分。选项A、B、C、D是互斥的,意即,微控制板只选择这(就是唯一无叫据下的异常)。

6 计算机的数据通路

图12展示了Z1的浮点数处理器。处理器分别发一致长达处理指数(图左)和千篇一律长条处理尾数(图右)的数据通路。浮点型寄存器F和G均由记录指数的7单比特和笔录尾数的17单比特构成。指数-尾数对准(Af,Bf)是浮点寄存器F,(Ag,Bg)是浮点寄存器G。参数的号由外部的一个标志单元处理。乘除结果的记号在盘算前查获。加减结果的号子在算后得出。

俺们好由图12面临视寄存器F和G,以及它和电脑其他部分的干。ALU(算术逻辑单元)包含着三三两两只浮点寄存器:(Aa,Ba)和(Ab,Bb)。它们一直就是ALU的输入,用于加载数值,还可因ALU的输出Ae和Be的总线反馈,保存迭代过程被的中等结果。

Z1中之数码总线使用「三态」模式,意即,诸多输入还可推至均等根数据线(也是独机械部件)上。不待「用电」把数据线以及输入分离开来,因为根本也从没电。因在机械部件没有动(没有推动)就意味着输入0,移动(推动)了不畏意味着输入1,部件之间不存在冲突。如果来三三两两只部件同时于同一完完全全数据线上输入,唯一重要之是保它们能够依据机器周期按序执行(推动只于一个倾向上生效)。

希冀12:Z1中之处理器数据通路。左半片段对应指数的ALU和寄存器,右半组成部分对应尾数的。可以以结果Ae和Be反馈给临时寄存器,可以对她进行得负值或活动操作。直接拿4于特长的十进制数逐位(每一样员占4比特)拷至寄存器Ba。而继对那进展十进制到二进制的易。

程序员能接触到的寄存器只有(Af,Bf)和(Ag,Bg)。它们从不地方:加载指令第一独加载的寄存器是(Af,Bf),第二个加载的是(Ag,Bg)。加载了片单寄存器,就可初步算术运算了。(Af,Bf)同时还是算术运算的结果寄存器。(Ag,Bg)在同一破算术运算之后方可隐式加载,并延续担当新一轮子算术运算的亚独参数。这种寄存器的行使方案以及Z3相同。但Z3中遗失了(Ag,Bg)。其主寄存器和辅寄存器之间的协作比Z1双重扑朔迷离。

自计算机的数据通路可见,独立的寄存器Aa、Ab、Ba和Bb可以加载不同种类的数据:来自其它寄存器的价、常数(+1、-1、3、13)、其他寄存器的取负值、ALU反馈回来的价值。可以对ALU的输出进行得负值或活动操作。以代表与2n相乘的矩形框表示左移n位;以同2n相除表示右变n位。这些矩形框代表有相应的倒或求补逻辑的机械线路。举个例子,寄存器Ba和Bb相加底结果存于Be,可以针对那个进行多变换:可以取反(-Be)、可以右变一还是少于各项(Be/2、Be/4)、或可不当移一要么三个(2Be、8Be)。每一样种易都于组成ALU的机械层片中负有各自对应的层片。有效计算的相干结果用盛传给寄存器Ba或Bb。具体是何人寄存器,由微控制器指定的、激活相应层片的小杆来指定。计算结果Be也堪直接传至内存单元(图12没打起相应总线)。

ALU于每个周期内且开展相同不良加法。ALU算寿终正寝晚,擦除各寄存器Aa、Ab、Ba、Bb,可载入反馈值。

祈求13:处理器中各队操作的分层式空间布局。Be的移位器位于左那同样码上。加法单元分布于尽左边那三堆。Bf的移位器以及价值为10<sup>-16</sup>的亚上制数位于右侧那无异堆。计算结果经右侧标Res的线传至内存。寄存器Bf和Bg从内存获得价值,作为第一独(Op1)和第二独操作数(Op2)。

寄存器Ba有相同宗特殊使命,就是拿季位十进制的往往易成二进制。十迈入制数从机械面板输入,每一样各类还易成4只比特。把这些4比特底构成直接传进Ba(2-13的岗位),将第一组4比仅和10相就,下同样组与这当中结果相加,再与10彼此就,以此类推。举个例子,假要我们怀念更换8743者累,先输入8并就以10。然后7及这个结果相加,所得总数(87)乘以10。4再次跟结果(870)相加,以此类推。如此实现了一致栽将十进制输入转换为第二上制数的简要算法。在及时同样历程中,处理器的指数部分不断调整最终浮点结果的指数。(指数ALU中时反复13对应213,后文还有针对性十-次之进制转换算法的前述。)

贪图13还亮了微机中,尾数部分数据通路各零件的上空分布。机器太左边的模块由分布于12只层片上的活动器构成。寄存器Bf和Bg(层片5和层片7)直接从右侧的内存获得多少。寄存器Be中的结果横穿层片8转头传至内存。寄存器Ba、Bb和Be靠垂直的小杆存储于特值(在上头就幅处理器的横截面图中只能望一个比特)。ALU分布于少数堆机械及。层片1与层片2就对Ba和Bb的AND运算和XOR运算。所得结果向右边传,右边负责好进位以及最后一步XOR运算,并拿结果存储于Be。结果Be可以回传、存进内存,也得坐祈求中的各国艺术开展移动,并冲要求回传给Ba或Bb。有些线路看起多余(比如以Be载入Ba有零星种方式),但它是在提供再多之取舍。层片12义务地用Be载入Ba,层片9尽管单独于指数Ae为0时才如此做。图备受,标成绿色的矩形框表示空层片,不担负计算任务,任由机械部件穿堂而过。Bf和Bf’之间的矩形格包含了Bf做乘法运算时所用的移位器(处理时Bf中的比特于低一各开逐位读入)。

贪图14:指数ALU和尾数ALU间的通信。

而今您得想像发生当下大机械里之计量流程了:数据从寄存器F和G流入机器,填入寄存器A和B。执行同一不良加法或同一密密麻麻的加减(以促成乘除)运算。在A和B中不断迭代中间结果直至获得最终结出。最终结出载入寄存器F,而后开始新一轮的算计。

7 算术指令

前文提了,Z1可以开展四虽运算。在脚将讨论的表中,约定用假名「L」表示二进制的1。表格让出了各个一样项操作所急需的一样多级微指令,以及在它们的意向下处理器中寄存器之间的数据流。一张表总结了加法和减法(用2的补数),一布置表总结了乘法,还有平等摆设表总结了除法。关于个别种植I/O操作,也发生相同张表:十-亚进制转换和二-十进制转换。表格分为负责指数的A部分以及承受尾数的B部分。表中各行显示了寄存器Aa、Ab、Ba、Bb的加载。操作所对应之级差,在标「Ph」的列中给来。条件(Condition)可以在开始时接触或剥夺某操作。某平等履行于履时,增量器会设置条件各,或者计算下一个号(Ph)。

加法/减法

脚的微指令表,既包含了加法的景象,也富含了减法。这点儿栽操作的关键在于,将介入加减的蝇头独数进行缩放,以要其二进制指数等。假设相加的一定量只数为m1×2a和m2×2b。如果a=b,两个尾数就足以直接相加。如果a>b,则比较小之可怜数便得又写啊m2×2b-a×2a。第一浅相乘,相当给将尾数m2右手变(a-b)位(使尾数缩小)。让咱们就设m2‘=m2×2b-a。相加的一定量个数便成了m1和m2‘。共同之二进制指数也2a。a<b的情吧接近处理。

贪图15:加法和减法的微指令。5单Ph<sup>译者注</sup>完成同样赖加法,6独Ph完成同样潮减法。两数就各后,检测条件各S0(阶段4)。若S0为1,对尾数相加。若S0为0,同样是者路,尾数相减。

翻译注:原文写的是「cycle」,即周期,下文也时有发生因此「phase」(阶段)的,根据表中信息,统一用「Ph」更直观,下同。

发明中(图15),先找有个别频繁惨遭比较生之二进制指数,而后,较小数的奇右变一定位数,至两者的二进制指数等。真正的相加从Ph4开始,由ALU在一个Ph内完成。Ph5蒙受,检测这同结果尾数是否是规格化的,如果不是,则通过移动将那规格化。(在进展减法之后)有或出现结果尾数为借助的情景,就拿拖欠结果取负,负负得正。条件位S3记录在当时无异标志的更动,以便为为结尾结果开展必要之标记调整。最后,得到规格化的结果。

戳穿带读取器附近的标记单元(见图5,区域16)会预先计算结果的记和运算的档次。如果我们要尾数x和y都是刚刚之,那么对于加减法,(在分配好标志之后)就发生如下四种情景。设结果为z:

  1. z = +x +y
  2. z = +x -y
  3. z = -x +y
  4. z = -x –y
    对此情况(1)和(4),可由ALU中的加法来处理。情况(1)中,结果为刚。情况(4),结果也负。情况(2)和(3)需要举行减法。减法的记号在Ph5(图15)中终于得。

加法执行如下步骤:

  • 当指数单元中计算指数的异∆α,
  • 慎选比较生之指数,
  • 用比较小数的尾数右变译者注∆α译者注位,
  • 奇相加,
  • 将结果规格化,
  • 结果的记号和有限只参数相同。

翻译注:原文写的是左移,根据上下文,应为右变,暂且视为作者笔误,下文减法步骤中及。

翻译注:原文写的是「D」,但表中用的凡「∆α」,遂纠正,下同。我猜测作者以失败了平举「∆α」之后认为累,打算完稿后联替换,结果忘了……全文有过多此类不敷严谨的底细,大抵是由于尚未正规发表的来头。

减法执行如下步骤:

  • 在指数单元中计算指数的的差∆α,
  • 选取比较充分的指数,
  • 用比较小的反复的尾数右变∆α位,
  • 奇相减,
  • 以结果规格化,
  • 结果的符号和绝对值比较充分的参数相同。

号单元预先算得矣符号,最终结果的符需要同她构成得出。

乘法

于乘法,首先在Ph0,两往往之指数相加(准则21,指数部分)。而继耗时17只Ph,从Bf中第二前行制尾数的低位检查至最高位(从-16到0)。每一样步,寄存器Bf都右变一个。比特位mm记录着前面由-16之岗位给换出的那么同样位。如果换出来的是1,把Bg加到(之前刚刚右变了一致各项之)中间结果及,否则就管0加上去。这同样算法如此算计结果:

Be = Bf0×20×Bg + Bf-1×2-1×Bg

  • ··· + Bf-16×2-16×Bg

召开截止乘法之后,如果尾数大于等于2,就以Ph18中将结果右变一各类,使其规格化。Ph19担负用最终结出写及数总线上。

图16:乘法的微指令。乘数的尾数存放于(右变)移位寄存器Bf中。被乘数的奇存放于寄存器Bg中。

除法

除法基于所谓的「不恢复余数法」,耗时21只Ph。从最高位至最好没有,逐位算得商的顺序比特。首先,在Ph0计算指数的差,而后计算尾数的除法。除数的奇存放于寄存器Bg里,被除数的尾数存放于Bf。Ph0期间,将余数初始化至Bf。而继的每个Ph里,在余数上削弱去除数。若结果吧刚刚,置结果尾数的对应位为1。若结果也乘,置结果尾数的呼应位为0。如此逐位计算结果的一一位,从位0到位-16。Z1中发出雷同栽体制,可以遵循需要对寄存器Bf进行逐位设置。

使余数为乘,有些许种对付策略。在「恢复余数法」中,把除数D加回到余数(R-D)上,从而重新得到正的余数R。而继余勤错移一个(相当给除数右变一位),算法继续。在「不恢复余数法」中,余数R-D左移一号,加上除数D。由于前同步着的R-D是指的,左移使他恢弘至2R-2D。此时加上除数,得2R-D,相当给R左移之后和D的不比,算法得以前仆后继。重复这无异步骤直至余数为正,之后咱们尽管同时可以减掉除数D了。在下表中,u+2意味着二前进制幂中,位置2那儿的进位。若此位为1,说明加法的结果吗因(2底补数算法)。

无东山再起余数法是一律种计算两单浮点型尾数之协议的雅致算法,它省去了储存的步调(一个加法Ph的时耗)。

祈求17:除法的微指令。Bf中之叫除数逐位移至一个(左移)移位寄存器中。除数保存于Bg中。<sup>译者注</sup>

翻译注:原文写的凡除数在Bf、被除数在Bg,又是同一地处明显的笔误。

奇怪的是,Z3在开除法时,会先测试Ba和Bb之差是否可能吧因,若否因,就走Ba到Be的平等条捷径总线使减的除数无效(丢弃这等同结果)。复制品没有下就无异法,不恢复余数法比其优雅得几近。

8 输入和输出

输入控制台由4列、每列10块小盘构成。操作员可以于各国一样排(从左到右分别吗Za3、Za2、Za1、Za0)上磨出数字09。意即,能输入任意的四位十进制数。每拨一位数,便相应生成等效的、4比特长的二进制值。因而,该输入控制台相当于一张4×10的表,存着10个09的第二前进制值。

日后Z1的计算机负责用各十上制位Za3、Za2、Za1、Za0通过寄存器Ba(在Ba-13的位置,对应幂2-13)传到数据通路上。先输入Za3(到寄存器Ba),乘以10。再输入Za2,再趁以10。四独各类,皆设是双重。Ph7过后,4号十迈入制数的二进制等效值就于Be中生了。Ph8,如有得,将奇规格化。Ph7将常数13(二进制是LL0L)加到指数达到,以保险以尾数-13底职位及输入数。

所以同样根本小杆设置十进制的指数。Ph9中,这到底小杆所处之职务代表了输入时如果趁早多少坏10。

图18:十-次进制转换的微指令。通过机械设备输入4位十向前制数。

贪图19饱受之申形了哪以寄存器Bf中的第二上前制数转换成于出口面板上展示的十进制数。

也免遇到要拍卖负十进制指数的情形,先叫寄存器Bf中之勤就上10-6(祖思限制了机只能操作逾10-6的结果,即便ALU中之中级结果可以另行小些)。这当Ph1好。这等同乘法由Z1的乘法运算完成,整个过程遭到,二-十进制译者注变保持「挂于」。

翻译注:原文写的十-次之进制,目测笔误。

希冀19:二-十进制转换的微指令。在机械设备上显示4号十迈入制数。

后,尾数右变两个(以使二进制小数碰的左有4只比特)。尾数持续位移,直到指数呢刚刚,乘3软10。每乘一软,把尾数的整数部分拷贝出来(4单比特),把她起尾数里去,并依据同样张表(Ph4~7中的2Be’-8Be’操作)转换成十进制的款型。各个十前行制位(从高位开)显示到输出面板上。每乘一不善10,十进制显示着之指数箭头就大错特错移一约束位置。译者注

翻译注:说实话这同样段子尚未了看明白,翻译或者同本意有出入。

9 总结

Z1的原型机毁于1943年12月柏林同样集盟军的空袭中。如今早就不可能判定Z1的仿制品是否和原型一样。从现有的那些像及看,原型机是独好块头,而且免那么「规则」。此处我们不得不相信祖思本人所称。但本身道,尽管他从没什么说辞而当重建的过程中来发现地去「润色」Z1,记忆却可能悄悄动着动作。祖思在1935~1938年里记下之那些笔记看起与新兴之仿制品一致。据他所称,1941建成之Z3和Z1在统筹达到十分相似。

二十世纪80年代,西门子(收购了祖思的微机公司)为重建Z1提供了本金。在点滴名叫学童的赞助下,祖思在温馨家庭就了具备的修工作。建成后,为便宜从重机把机器挂起来,运送到柏林,结果祖思家楼上拆掉了一样片堵。

重建的Z1是高高优雅的微处理器,由众多的部件组成,但并从未剩余。比如尾数ALU的输出可以只出于少数只移位器实现,但祖思设置的那些移位器明显因比逊色的代价提升了算术运算的速率。我甚至发现,Z1的处理器比Z3的重新优雅,它还简短,更「原始」。祖思似乎是当以了再也简便易行、更保险的电话机随即电器之后,反而在CPU的尺寸上「铺张浪费」。同样的从吧发出在Z3几年晚底Z4身上。Z4根本就是大版的Z3,有着大版的指令集,而计算机架构是着力均等的,就算是其的吩咐更多。机械式的Z1从未能直接健康运行,祖思本人后来吧称「一长条死胡同」。他一度开玩笑说,1989年Z1的仿制品那是一定准确,因为原型机其实不保险,虽然复制品也可据不至啊去。可神奇之是,Z4为了节约继电器而使的机械式内存也格外可靠。1950~1955年里,Z4在瑞士之苏黎世联邦理工学院(ETH
Zürich
)服役,其机械内存运行良好\[7\]

极致让我好奇的凡,康拉德·祖思是怎样年轻,就对准电脑引擎给来了如此雅致的宏图。在美国,ENIAC或MARK
I团队都是由于经验丰富的科学家和电子专家组成的,与此相反,祖思的干活孤立无帮助,他还尚无什么实际经历。从架构上看,我们今天之计算机上和1938年底祖思机一致,反而和1945年之ENIAC不同。直到后来之EDVAC报告草案,以及冯·诺依曼与图灵开发之位串行机中,才引进了更优雅的系统布局。约翰·冯·诺依曼(John
von
Neumann
)1926~1929年里居于柏林,是柏林大学最年轻的讲师(报酬直接源于学生学费的无薪大学教师)。那些年,康拉德·祖思和冯·诺依曼许能以非经过意间相遇相识。在那么疯狂席卷、那黑夜笼罩德国之前,柏林本该有着许多之可能。

图20:祖思早期也Z1复制品设计的草图之一。日期不明。

参考文献

[1] Horst Materna, Die Geschichte der Henschel Flugzeug-Werke in
Schönefeld bei Berlin 1933-1945, Verlag Rockstuhl, Bad Langensalza,

  1. [2] Zuse, K., Der Computer – Mein Lebenswerk, Springer-Verlag, Berlin,
    3rd Edition, 1993.
    [3] Rojas, R., “Konrad Zuse’s legacy: the architecture of the Z1 and
    Z3”, Annals of the History of Computing, Vol. 19, N. 2, 1997, pp.
    5–16.
    [4] Ursula Schweier, Dietmar Saupe, “Funktions- und
    Konstruktionsprinzipien der programmgesteuerten mechanischen
    Rechenmaschine Z1”, Arbeitspapiere der GMD 321, GMD, Sankt Augustin,
    August 1998.
    [5] Rojas, R. (ed.), Die Rechenmaschinen von Konrad Zuse,
    Springer-Verlag, Berlin, 1998.
    [5] Website: Architecture and Simulation of the Z1 Computer, http:
    http://zuse-z1.zib.de/,
    last access: July 21st, 2013.
    [6] Konrad Zuse, “Rechenvorrichtung aus mechanischen Schaltglieder”,
    Zuse Papers, GMD 019/003 (undated),
    http://zuse.zib.de/,
    last access July 21st, 2013.
    [7] Bruderer, H.: Konrad Zuse und die Schweiz: Wer hat den Computer
    erfunden?, Oldenbourg Wissenschaftsverlag, Munich, 2012.
    [8] Goldstine, H.: “The Electronic Numerical Integrator and Computer
    (ENIAC)”, Annals of the History of Computing, Vol. 18 , N. 1, 1996, S.
    10–16.

相关文章